



**M00117 %M00117**  
 LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;  
**M00123 %M00123**  
 LD Block,'UMA\_QUI': NCCON 00002; NOCON 00018;  
**Q00085 %Q00085**  
 LD Block,'\_MAIN': NOCON 00012, 00080, 00091, 00099;  
 LD Block,'UMA\_QUI': NOCON 00004, 00005, 00006; COIL 00002;



**M00117 %M00117**  
 LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;  
**M00124 %M00124**  
 LD Block,'UMA\_QUI': NCCON 00003; NOCON 00019;  
**Q00086 %Q00086**  
 LD Block,'UMA\_QUI': COIL 00003;




**Q00085 %Q00085**  
 LD Block,'\_MAIN': NOCON 00012, 00080, 00091, 00099;  
 LD Block,'UMA\_QUI': NOCON 00004, 00005, 00006; COIL 00002;  
**Q00087 %Q00087**  
 LD Block,'UMA\_QUI': COIL 00004;




**Q00085 %Q00085**  
 LD Block,'\_MAIN': NOCON 00012, 00080, 00091, 00099;  
 LD Block,'UMA\_QUI': NOCON 00004, 00005, 00006; COIL 00002;  
**Q00089 %Q00089**  
 LD Block,'UMA\_QUI': NCCON 00005, 00006; NOCON 00008, 00009; COIL 00008;  
**Q00091 %Q00091**  
 LD Block,'UMA\_QUI': NCCON 00005; COIL 00010;  
**Q00088 %Q00088**  
 LD Block,'UMA\_QUI': NOCON 00007; COIL 00005;




**Q00085 %Q00085**  
 LD Block,'\_MAIN': NOCON 00012, 00080, 00091, 00099;  
 LD Block,'UMA\_QUI': NOCON 00004, 00005, 00006; COIL 00002;  
**Q00089 %Q00089**  
 LD Block,'UMA\_QUI': NCCON 00005, 00006; NOCON 00008, 00009; COIL 00008;  
**Q00093 %Q00093**  
 LD Block,'UMA\_QUI': NCCON 00006; COIL 00012;  
**Q00090 %Q00090**  
 LD Block,'UMA\_QUI': NOCON 00007; COIL 00006;



**Q00088 %Q00088**  
 LD Block,'UMA\_QUI': NOCON 00007; COIL 00005;  
**R00190 %R00190**  
 LD Block,'UMA\_QUI': ONDTR\_TENTHS 00007;  
**M00118 %M00118**  
 LD Block,'UMA\_QUI': NOCON 00007, 00008; COIL 00007;  
**Q00090 %Q00090**  
 LD Block,'UMA\_QUI': NOCON 00007; COIL 00006;



**M00118 %M00118**  
 LD Block,'UMA\_QUI': NOCON 00007, 00008; COIL 00007;  
**M00119 %M00119**  
 LD Block,'UMA\_QUI': NCCON 00008; NOCON 00009; COIL 00009;  
**Q00092 %Q00092**  
 LD Block,'UMA\_QUI': NCCON 00008; COIL 00011;  
**Q00089 %Q00089**  
 LD Block,'UMA\_QUI': NCCON 00005, 00006; NOCON 00008, 00009; COIL 00008;



**Q00089 %Q00089**

LD Block,'UMA\_QUI': NCCON 00005, 00006; NOCON 00008, 00009; COIL 00008;

**R00193 %R00193**

LD Block,'UMA\_QUI': ONDTR\_TENTHS 00009;

**M00119 %M00119**

LD Block,'UMA\_QUI': NCCON 00008; NOCON 00009; COIL 00009;



**M00120 %M00120**

LD Block,'UMA\_QUI': NOCON 00010;

**Q00091 %Q00091**

LD Block,'UMA\_QUI': NCCON 00005; COIL 00010;




**M00121 %M00121**

LD Block,'UMA\_QUI': NOCON 00011;

**Q00092 %Q00092**

LD Block,'UMA\_QUI': NCCON 00008; COIL 00011;



**M00122 %M00122**

LD Block,'UMA\_QUI': NOCON 00012;

**Q00093 %Q00093**

LD Block,'UMA\_QUI': NCCON 00006; COIL 00012;



**M00117 %M00117**

LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;

**R00196 %R00196**

LD Block,'UMA\_QUI': GT\_INT 00013;

**Q00094 %Q00094**

LD Block,'UMA\_QUI': COIL 00013;



**M00117 %M00117**

LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;

**R00197 %R00197**

LD Block,'UMA\_QUI': GT\_INT 00014;

**Q00095 %Q00095**

LD Block,'UMA\_QUI': COIL 00014;



**M00117 %M00117**

LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;

**Q00096 %Q00096**

LD Block,'UMA\_QUI': COIL 00015;

**R00198 %R00198**

LD Block,'UMA\_QUI': GE\_INT 00015;



**M00117 %M00117**

LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;

**R00199 %R00199**

LD Block,'UMA\_QUI': GT\_INT 00016;

**Q00097 %Q00097**

LD Block,'UMA\_QUI': COIL 00016;



**M00117 %M00117**

LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;

**R00362 %R00362**

LD Block,'UMA\_QUI': GT\_INT 00017;

**Q00103 %Q00103**

LD Block,'UMA\_QUI': COIL 00017;



**M00123 %M00123**

LD Block,'UMA\_QUI': NCCON 00002; NOCON 00018;

**Q00098 %Q00098**

LD Block,'UMA\_QUI': COIL 00018;



**M00124 %M00124**

LD Block,'UMA\_QUI': NCCON 00003; NOCON 00019;

**Q00099 %Q00099**

LD Block,'UMA\_QUI': COIL 00019;



**M00117 %M00117**

LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;

**R00360 %R00360**

LD Block,'UMA\_QUI': GT\_INT 00020;

**Q00100 %Q00100**

LD Block,'UMA\_QUI': NOCON 00021, 00046; COIL 00020;



**Q00100 %Q00100**

LD Block,'UMA\_QUI': NOCON 00021, 00046; COIL 00020;

**Q00101 %Q00101**

LD Block,'UMA\_QUI': COIL 00021;



**M00117 %M00117**

LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;

**M00127 %M00127**

LD Block,'UMA\_QUI': NOCON 00022, 00025; COIL 00025;

**M00128 %M00128**

LD Block,'UMA\_QUI': NCCON 00022;

**Q00102 %Q00102**

LD Block,'UMA\_QUI': COIL 00022;



**M00117 %M00117**

LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;

**R00361 %R00361**

LD Block,'UMA\_QUI': LT\_INT 00024; GT\_INT 00023;

**M00125 %M00125**

LD Block,'UMA\_QUI': NOCON 00025; COIL 00023;



**M00117 %M00117**

LD Block,'UMA\_QUI': NOCON 00002, 00003, 00013, 00014, 00015, 00016, 00017, 00020, 00022, 00023, 00024;

**R00361 %R00361**

LD Block,'UMA\_QUI': LT\_INT 00024; GT\_INT 00023;

**M00126 %M00126**

LD Block,'UMA\_QUI': NCCON 00025; COIL 00024;



**M00125 %M00125**

LD Block,'UMA\_QUI': NOCON 00025; COIL 00023;

**M00126 %M00126**

LD Block,'UMA\_QUI': NCCON 00025; COIL 00024;  
**M00127 %M00127**  
 LD Block,'UMA\_QUI': NOCON 00022, 00025; COIL 00025;




**M00130 %M00130**  
 LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;  
**M00136 %M00136**  
 LD Block,'UMA\_QUI': NCCON 00027; NOCON 00043;  
**Q00104 %Q00104**  
 LD Block,'\_MAIN': NOCON 00012, 00051, 00061, 00070;  
 LD Block,'UMA\_QUI': NOCON 00029, 00030, 00031; COIL 00027;



**M00130 %M00130**  
 LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;  
**M00137 %M00137**  
 LD Block,'UMA\_QUI': NCCON 00028; NOCON 00044;  
**Q00105 %Q00105**  
 LD Block,'UMA\_QUI': COIL 00028;




**Q00104 %Q00104**  
 LD Block,'\_MAIN': NOCON 00012, 00051, 00061, 00070;  
 LD Block,'UMA\_QUI': NOCON 00029, 00030, 00031; COIL 00027;  
**Q00106 %Q00106**  
 LD Block,'UMA\_QUI': COIL 00029;




**Q00104 %Q00104**  
 LD Block,'\_MAIN': NOCON 00012, 00051, 00061, 00070;  
 LD Block,'UMA\_QUI': NOCON 00029, 00030, 00031; COIL 00027;  
**Q00108 %Q00108**  
 LD Block,'UMA\_QUI': NCCON 00030, 00031; NOCON 00033, 00034; COIL 00033;  
**Q00110 %Q00110**  
 LD Block,'UMA\_QUI': NCCON 00030; COIL 00035;  
**Q00107 %Q00107**  
 LD Block,'UMA\_QUI': NOCON 00032; COIL 00030;



**Q00104 %Q00104**  
 LD Block,'\_MAIN': NOCON 00012, 00051, 00061, 00070;  
 LD Block,'UMA\_QUI': NOCON 00029, 00030, 00031; COIL 00027;  
**Q00108 %Q00108**  
 LD Block,'UMA\_QUI': NCCON 00030, 00031; NOCON 00033, 00034; COIL 00033;  
**Q00111 %Q00111**  
 LD Block,'UMA\_QUI': NCCON 00031; COIL 00036;  
**Q00109 %Q00109**  
 LD Block,'UMA\_QUI': NOCON 00032; COIL 00031;



**Q00107 %Q00107**  
 LD Block,'UMA\_QUI': NOCON 00032; COIL 00030;  
**R00363 %R00363**  
 LD Block,'UMA\_QUI': ONDTR\_TENTHS 00032;  
**M00131 %M00131**  
 LD Block,'UMA\_QUI': NOCON 00032, 00033; COIL 00032;  
**Q00109 %Q00109**  
 LD Block,'UMA\_QUI': NOCON 00032; COIL 00031;



**M00131 %M00131**  
 LD Block,'UMA\_QUI': NOCON 00032, 00033; COIL 00032;  
**M00132 %M00132**  
 LD Block,'UMA\_QUI': NCCON 00033; NOCON 00034; COIL 00034;  
**Q00112 %Q00112**  
 LD Block,'UMA\_QUI': NCCON 00033; COIL 00037;  
**Q00108 %Q00108**  
 LD Block,'UMA\_QUI': NCCON 00030, 00031; NOCON 00033, 00034; COIL 00033;



**Q00108 %Q00108**  
LD Block,'UMA\_QUI': NCCON 00030, 00031; NOCON 00033, 00034; COIL 00033;

**R00366 %R00366**  
LD Block,'UMA\_QUI': ONDTR\_TENTHS 00034;

**M00132 %M00132**  
LD Block,'UMA\_QUI': NCCON 00033; NOCON 00034; COIL 00034;



**M00133 %M00133**  
LD Block,'UMA\_QUI': NOCON 00035;

**Q00110 %Q00110**  
LD Block,'UMA\_QUI': NCCON 00030; COIL 00035;



**M00134 %M00134**  
LD Block,'UMA\_QUI': NOCON 00036;

**Q00111 %Q00111**  
LD Block,'UMA\_QUI': NCCON 00031; COIL 00036;



**M00135 %M00135**  
LD Block,'UMA\_QUI': NOCON 00037;

**Q00112 %Q00112**  
LD Block,'UMA\_QUI': NCCON 00033; COIL 00037;



**M00130 %M00130**  
LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;

**R00369 %R00369**  
LD Block,'UMA\_QUI': GT\_INT 00038;

**Q00113 %Q00113**  
LD Block,'UMA\_QUI': COIL 00038;



**M00130 %M00130**  
LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;

**R00370 %R00370**  
LD Block,'UMA\_QUI': GT\_INT 00039;

**Q00114 %Q00114**  
LD Block,'UMA\_QUI': COIL 00039;



**M00130 %M00130**  
LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;

**Q00115 %Q00115**  
LD Block,'UMA\_QUI': COIL 00040;

**R00371 %R00371**  
LD Block,'UMA\_QUI': GE\_INT 00040;



**M00130 %M00130**  
LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;

**R00372 %R00372**  
LD Block,'UMA\_QUI': GT\_INT 00041;

**Q00116 %Q00116**  
LD Block,'UMA\_QUI': COIL 00041;



**M00130 %M00130**  
 LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;  
**R00375 %R00375**  
 LD Block,'UMA\_QUI': GT\_INT 00042;  
**Q00117 %Q00117**  
 LD Block,'UMA\_QUI': COIL 00042;



**M00136 %M00136**  
 LD Block,'UMA\_QUI': NCCON 00027; NOCON 00043;  
**Q00118 %Q00118**  
 LD Block,'UMA\_QUI': COIL 00043;




**M00137 %M00137**  
 LD Block,'UMA\_QUI': NCCON 00028; NOCON 00044;  
**Q00119 %Q00119**  
 LD Block,'UMA\_QUI': COIL 00044;



**M00130 %M00130**  
 LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;  
**R00373 %R00373**  
 LD Block,'UMA\_QUI': GT\_INT 00045;  
**Q00120 %Q00120**  
 LD Block,'UMA\_QUI': COIL 00045;



**Q00100 %Q00100**  
 LD Block,'UMA\_QUI': NOCON 00021, 00046; COIL 00020;  
**Q00121 %Q00121**  
 LD Block,'UMA\_QUI': COIL 00046;



**M00130 %M00130**  
 LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;  
**M00140 %M00140**  
 LD Block,'UMA\_QUI': NCCON 00047; NOCON 00050; COIL 00050;  
**M00141 %M00141**  
 LD Block,'UMA\_QUI': NOCON 00047;  
**Q00122 %Q00122**  
 LD Block,'UMA\_QUI': COIL 00047;



**M00130 %M00130**  
 LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;  
**R00374 %R00374**  
 LD Block,'UMA\_QUI': LT\_INT 00049; GT\_INT 00048;  
**M00138 %M00138**  
 LD Block,'UMA\_QUI': NOCON 00050; COIL 00048;



**M00130 %M00130**  
 LD Block,'UMA\_QUI': NOCON 00027, 00028, 00038, 00039, 00040, 00041, 00042, 00045, 00047, 00048, 00049;  
**R00374 %R00374**  
 LD Block,'UMA\_QUI': LT\_INT 00049; GT\_INT 00048;  
**M00139 %M00139**  
 LD Block,'UMA\_QUI': NCCON 00050; COIL 00049;



**M00138 %M00138**

LD Block,'UMA\_QUI': NOCON 00050; COIL 00048;

**M00139 %M00139**

LD Block,'UMA\_QUI': NCCON 00050; COIL 00049;

**M00140 %M00140**

LD Block,'UMA\_QUI': NCCON 00047; NOCON 00050; COIL 00050;