**MICROPROCESADORES: Mejoramiento sobre 100 puntos.**

**Fecha: Febrero 18 del 2011.**

**TIEMPO: Una hora**

**NOMBRE: \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_Paralelo: \_\_\_\_\_\_\_\_\_\_\_\_.**

 **Llene la tabla de respuestas. Prohibido usar calculadoras y celulares.**

**Los ejercicios del 1 al 10 están relacionados con los microprocesadores 8088/8086.**

1. Si CS = FF59H, el rango de direcciones físicas del segmento de código es:

a) FF591H a F5F80H

b) FF590H a 0F58FH

c) FF590H a F5F8F

d) FF591H a FFFFFH

1. Asuma que DS=4500H, SS=2000H, BP=7814H, AX=2512H. Las direcciones físicas exactas donde se almacena el contenido de AX cuando se ejecuta MOV [BP]+12H, AX son:
2. loc 27826=(12), loc 27827=(25)
3. loc 47120=(12). loc 47121=(25)
4. loc 46496=(25), loc 46497=(12)
5. loc 27826=(25), loc 27827=(12)
6. Asuma pila vacía. Si SS=2000H y SP=24FCH, la dirección física (5 dígitos hexadecimales) de la primera localidad de la pila disponible para guardar datos con PUSH es:
a) 224FCH
b) 224FBH
c) 24FC0H
d) 24FB0H
7. Asumiendo que (AX)=3120H y (BX)=0010H, el contenido de AX después de ejecutar la instrucción MUL BL es: (a) 0200H (b) 1200H (c) 6240H (d) 0020H
8. Asumiendo que (AL)=34H ASCII de #4 y (BL)=36H ASCII de #6. El contenido del registro AX después de la ejecución de las dos instrucciones ADD AL, BL y AAA es:
(a) 0001H (b) 0406H (c) 000AH (d) 0100H

**6.** Asumiendo que (AL)=34H (en BCD) y (BL)=36H (en BCD). El contenido del registro AX después de la ejecución de las dos instrucciones ADD AL, BL y DAA es:
(a) 0406H (b) 0070H (c) 7000H (d) 006AH

**7.** Si (DS: 200)=20H, (DS: 201)=00, (DS: 202)=00, (DS: 203)=13H. El contenido de ES y SI después de ejecutar LES SI, [200H] es:

1. (ES)=0013H (SI)=2000H

 b) (ES)=1300H (SI)=0020H

 c) (ES)=0020H (SI)=1300H

 d) (ES)=2000H (SI)=0013H

**8.** La localidad de memoria cuya dirección física es 20110H contiene F6H, (AX)=0010H, (BX)=0100H y (DS)=2000H. Después de la ejecución de la instrucción XLAT el contenido del registro AX es:

 (a) 0100H (b) 00F6H (c) F600H (d) 0110H

**9.** Para que el microprocesador 8088 reconozca una interrupción a través de la patita INTR, además de IF=1 es necesario:

1. Un nivel bajo en la patita INTR.
2. Un nivel alto en la patita INTR.
3. Un flanco negativo en la patita INTR.

d) Un flanco positivo en la patita INTR.

1. El contenido hexadecimal de AX después de ejecutar el programa principal es:

X1 DB 2

 **Programa Principal**

 …………………………

 MOV AL, X1

 CALL TEMA10

 NOP

AQUI: JMP AQUI

**TEMA10** PROC NEAR

 MOV BL, AL

 MUL BL

 MOV CX, 1000H

 MUL CX

 XCHG DX, AX

 MOV AL, 2

 MUL BL

 SUB DX, AX

 XCHG DX, AX

 ADD AX, 6

 RET

**TEMA10** ENDP

a) 4002H b) 2004H c) 4020H d) 2040H

11. El UART del 8051 se configura para transmitir caracteres de 8 bits, 1 bit de parada y un bit de inicio a 19200 bps. El tiempo que se toma para transmitir 10000 caracteres es (retardo entre caracteres=0):

1. 10.4 segundos
2. 5.2 segundos
3. 104 segundos
4. 5.2 milisegundos

12. Después de RESET y con un XTAL=11.0592 MHz, la frecuencia utilizada por el temporizador del UART para generar los baudios es:

a) 921.6 KHz

b) 28800 Hz

c) 57600 Hz

d) 625 KHz

13. Después de un RESET y con XTAL=11.0592 MHz el valor que debe cargarse en TH1 para tener 2400 bps es:

1. +3
2. -3
3. +12
4. -12

14. La interrupción externa INT1 se configura para que se dispare por nivel, para que la solicitud de interrupción sea reconocida por el MICC AT 89C51:

a) La duración mínima del nivel bajo es de 4 ciclos de máquina.
b) La duración mínima del nivel alto es de 4 ciclos de máquina.
c) La duración mínima del nivel bajo es de 4 periodos del reloj interno.
d) La duración mínima del nivel alto es de 4 periodos del reloj interno.

15. Se desea que el TIMER 1 en modo 1 (con XTAL=20 MHz) genere una interrupción cada

 3 milisegundos, el valor de carga es:

1. 78H
2. EAH
3. EA60H
4. EC78H

16. Considere una pantalla LCD 2x16. Para posicionar el cursor en la segunda fila sexta columna se requiere ejecutar el comando:
5. C0H.
6. 40H.
7. C5H.
8. 45H.

17. Con referencia al MICC AT89C51 seleccione la sentencia verdadera:
9. Con la ejecución de RETI, las banderas TF0, TF1, IE0, IE1 se enceran.
10. Con la ejecución de RETI, las banderas RI, TI se enceran
11. Con la ejecución de RET, las banderas TF0, TF1, IE0, IE1 se enceran.
12. Con la ejecución de RET, lãs Banderas RI, TI se enceran.

18. Se ejecuta la instrucción SETB IE.3 que habilita Interrupción de timer1, por lo tanto
13. La ejecución de SETB TF1 enciende TF1 forzando un salto a la tabla de vectores de

 interrupción.

1. La ejecución de SETB TF1 enciende TF1 pero no ejecuta salto a tabla de vectores de
 interrupción.
2. La ejecución de SETB TF1 carga timer1 con 0xFFFF.
3. Ninguna de las anteriores

19. En el MICC 8051 la dirección en RAM del registro R0 del banco 3 es:

1. 18H
2. 10H
3. 1FH
4. 08H

20. Considere el siguiente programa
 ORG 0

 MOV DPTR,#MIDATA

 MOV R0,#40H

L1: CLR A

 MOVC A,@A+DPTR

 JZ L2

 MOV @R0,A

 INC DPTR

 INC R0

 SJMP L1

L2: SJMP L2

;-------------------------------------------------------------------

 ORG 250H

 NOP

 MIDATA: DB 'Hola',0

 END
Después de su ejecución el contenido final del registro DPTR es:

 a) 255H

 b) 254H

 c) 044H

 d) 440H

\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*

## TABLA DE RESPUESTAS

**Febrero 18 del 2011.**

**Marque con una X la alternativa correcta. Cada pregunta vale 5 puntos.**

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **Preg #** | **a** | **b** | **c** | **d** |
| **1** |  |  |  |  |
| **2** |  |  |  |  |
| **3** |  |  |  |  |
| **4** |  |  |  |  |
| **5** |  |  |  |  |
| **6** |  |  |  |  |
| **7** |  |  |  |  |
| **8** |  |  |  |  |
| **9** |  |  |  |  |
| **10** |  |  |  |  |
| **11** |  |  |  |  |
| **12** |  |  |  |  |
| **13** |  |  |  |  |
| **14** |  |  |  |  |
| **15** |  |  |  |  |
| **16** |  |  |  |  |
| **17** |  |  |  |  |
| **18** |  |  |  |  |
| **19** |  |  |  |  |
| **20** |  |  |  |  |
|  |  |  |  |  |