Diseño e implementación de un robot velocista de competencia sobre plataforma FPGA

Vista sencilla de ítem
dc.contributor.advisorPonguillo Intriago, Ronald Alberto, Director
dc.contributor.authorVeriñaz Jadán, Herman Isaac
dc.contributor.authorMartínez Vera, Caril Ronnie
dc.creatorESPOL. FIEC
dc.date.accessioned2015-09-24T20:41:45Z
dc.date.available2015-09-24T20:41:45Z
dc.date.issued2015
dc.descriptionEsta tesis describe el desarrollo de un robot velocista para competencias en los aspectos electrónicos, mecánicos y de software. El algoritmo que controla el robot es un sistema de control de cascada, la velocidad de los motores es controlada por un sistema de retroalimentación que también fija la dirección del robot.
dc.description.cityGuayaquil
dc.description.degreeIngeniero en Electrónica y Telecomunicaciones
dc.formatapplication/pdf
dc.format.extent206p.
dc.identifier.citationVeriñaz Jadán, Herman Isaac; Martinez Vera, Caril Ronnie (2015). Diseño e implementación de un robot velocista de competencia sobre plataforma FPGA. Trabajo final para la obtención del título: Ingeniero en Electrónica y Telecomunicaciones. ESPOL. FIEC, Guayaquil. 206p.
dc.identifier.codigoespolT-84606
dc.identifier.urihttps://www.dspace.espol.edu.ec/handle/123456789/30117
dc.language.isospa
dc.publisherESPOL. FIEC
dc.rightsopenAccess
dc.subjectROBOTS
dc.subjectPLATAFORMA FPGA
dc.titleDiseño e implementación de un robot velocista de competencia sobre plataforma FPGA
dc.typebachelorThesis

Archivos

Bloque original

Mostrando 1 - 1 de 1
Miniatura
Nombre:
T-84606 VERIÑAZ-MARTINEZ.pdf
Tamaño:
4,19 MB
Formato:
Adobe Portable Document Format
Descargar

Colecciones

Tesis de Telecomunicaciones