Diseño e implementación en Software y en Hardware de un decodificador Viterbi para el estándar IEEE802. 11a WLAN

dc.contributor.advisorVargas, Pedro, Director
dc.contributor.authorVillafuerte Calderón, Ricardo
dc.contributor.authorOñate Malo, Luis
dc.contributor.authorRamírez Cely, Nury
dc.creatorESPOL. FIEC
dc.date.accessioned2024-07-31T20:30:20Z
dc.date.available2024-07-31T20:30:20Z
dc.date.issued2007
dc.descriptionTrabajo que propone dos implementaciones del decodificador viterbi, en hardware y software. La implementación del hardware se realizó sobre un fpga por medio del lenguaje de descripción de hardware vhdl. La implementación en software uso como plataforma el procesador mips, el cual también fue implementado sobre un fpga. Además, se describe la implementación del lenguaje c de un canal inalámbrico con codificación de canal parametrizable. La función que corresponde al decodificador de viterbi dentro de este modelo, sirve como código fuente para generar las instrucciones ejecutadas en el procesador mips.
dc.description.cityGuayaquil
dc.description.degreeEscuela Superior Politécnica del Litoral
dc.formatapplication/pdf
dc.format.extent224 Páginas
dc.identifier.citationVillafuerte Calderón, R., Oñate Malo, L. y Ramírez Cely, N. (2007). Diseño e implementación en Software y en Hardware de un decodificador Viterbi para el estándar IEEE802. 11a WLAN. [Tesis.]. ESPOL. FIEC: Electrónica, Guayaquil. 224p.
dc.identifier.codigoespolT-36120
dc.identifier.codigoproyectointegradorESC2047
dc.identifier.urihttps://www.dspace.espol.edu.ec/handle/123456789/61796
dc.language.isospa
dc.publisherESPOL. FIEC
dc.rightsopenAccess
dc.subjectComunicaciones Inalámbricas
dc.subjectDecodificador Viterbi
dc.titleDiseño e implementación en Software y en Hardware de un decodificador Viterbi para el estándar IEEE802. 11a WLAN
dc.typeThesis

Archivos

Bloque original

Mostrando 1 - 1 de 1
Cargando...
Miniatura
Nombre:
T-36121 VILLAFUERTE-OÑATE-RAMIREZ.pdf
Tamaño:
40,53 MB
Formato:
Adobe Portable Document Format