Please use this identifier to cite or link to this item: http://www.dspace.espol.edu.ec/handle/123456789/16126
Full metadata record
DC FieldValueLanguage
dc.contributor.authorLituma Silva, Víctor Aparicio-
dc.contributor.authorPérez Ordóñez, Rafael Enrique-
dc.contributor.authorGuerrero Zambrano, Marcos Francisco-
dc.date.accessioned2011-06-08-
dc.date.available2011-06-08-
dc.date.issued2009-
dc.identifier.urihttp://www.dspace.espol.edu.ec/handle/123456789/16126-
dc.description.abstractEl propósito de este trabajo es de presentar un modelo de DSTATCOM (Compensador estático de distribución-Distribution Static Compensator). El modelo es implementado mediante una simulación digital para determinar su respuesta dinámica sobre el monitoreo del factor de potencia. El circuito modelo del dispositivo de mitigación incluye un esquema de modulación SPWM (Modulación sinusoidal de ancho de pulso) y su circuito de control. Las graficas de las formas de onda obtenidas de la implementación física se presentan al final de la presente investigación.en
dc.language.isospaen
dc.rightsopenAccess-
dc.subjectDSTATCOM (DISTRIBUTION STATIC COMPENSATOR), VSC (VOLTAGE SOURCE CONVERTER),en
dc.subjectSPWM (SINUSOIDAL PULSE WIDTH MODULATION),en
dc.subjectIRPT (INSTANTANEOUS REACTIVE POWER THEORY)en
dc.subjectIGBT (INSULATED GATE BIPOLAR TRANSISTOR)en
dc.titleDiseño e implementación de un compensador estatico de potencia reactiva (d-statcom); basado en un convertidor trifásico con modulación sinusoidal de ancho de pulso (spwm), controlado por un procesador digital de señales (dsp tms320c2000)en
dc.typeArticleen
Appears in Collections:Artículos de Tesis de Grado - FIEC

Files in This Item:
File Description SizeFormat 
papertesis.pdfArchivo Principal445.38 kBAdobe PDFView/Open
papertesis.ps931.37 kBPostscriptView/Open
papertesis.docx3.66 MBMicrosoft Word XMLView/Open
papertesis.doc3.74 MBMicrosoft WordView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.