Analizador de protocolo spi

Dáger Pacheco, José Enrique; Villegas Redroban, Diego Xavier; Ponguillo Intriago, Ronald

DSpace Home
→
Unidades Académicas
→
Facultad de Ingeniería en Electricidad y Computación
→
Artículos de Tesis de Grado - FIEC
→
View Item

dc.contributor.author	Dáger Pacheco, José Enrique
dc.contributor.author	Villegas Redroban, Diego Xavier
dc.contributor.author	Ponguillo Intriago, Ronald
dc.date.accessioned	2014-05-26
dc.date.available	2014-05-26
dc.date.issued	2014-05-26
dc.identifier.uri	http://www.dspace.espol.edu.ec/handle/123456789/25281
dc.description	En el presente proyecto “Analizador de protocolo SPI”, se creó un sistema embebido basado en el procesador NIOS II y bloques de lógica configurable que cumple con las funcionalidades necesarias para conectarse con dispositivos que usan protocolo SPI, y para recolectar tramas de comunicación de dispositivos que se comunican con éste protocolo. Para hacer éste sistema, se usó una FPGA CYCLONE IV, que viene embebida en una tarjeta de educación y desarrollo de ALTERA, la DE0-nano. La parte del hardware del sistema se la diseñó e implementó usando la herramienta de QUARTUS II 12.1, QSYS, que es una nueva herramienta de integración de sistemas, y el software se lo implementó con la herramienta NIOS II IDE, que es un entorno de software desarrollado para el procesador NIOS II. Realizamos pruebas en módulos SPI para verificar el funcionamiento del proyecto. El caso base para nuestro estudio fue para un maestro y un esclavo que usan SPI, y la implementación de las pruebas se las realizó en un ambiente de laboratorio.	es
dc.description.abstract	In this project “SPI protocol analyzer”, was creates an embedded system based on the NIOS II processor and configurable logics blocks that perform the necessary functionalities to connect with devices that utilize SPI protocol, and to recollect communications frames in devices that use this protocol. To make this system we use one FPGA CYCLONE IV, that is embedded in a development and education card of ALTERA, the DE0-nano. The hardware was designed and implemented using QUARTS II 12.1, QSYS, that is a new tool for creation of systems, and the software was implemented with NIOS II IDE, that is an environment for software development for the NIOS II processor. We made tests in SPI modules to verify the functionality of the project. The base case for our study was one master and one slave that use SPI protocol, and the implementation of the tests was made in a laboratory environment.	es
dc.language.iso	spa	es
dc.rights	openAccess
dc.subject	ANALIZADOR DE PROTOCOLO SPI	es
dc.subject	SISTEMA EMBEBIDO	es
dc.subject	FPGA CYCLONE IV	es
dc.subject	NIOS II	es
dc.title	Analizador de protocolo spi	es
dc.type	Article	es