Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlan

Abstract

El trabajo de tesis presenta el diseño y la implementación en software y en hardware de un decodificador de Viterbi para el estándar de comunicaciones inalámbricas IEEE 802.11a.

El prototipo del decodificador de Viterbi fue implementado sobre el conjunto de instrucciones de un procesador MIPS de la serie R2000, constituyendo el diseño en software, y también fue implementado en VHDL, lo que constituye el diseño en hardware. Ambas implementaciones tienen las siguientes características: Decodificador convolucional de decisión dura para la entrada y de decisión suave para la salida, Longitud Restrictiva de 7 y Tasa de Codificación de ½, según el estándar.

Las implementaciones fueron sintetizadas usando las herramientas de Xilinx y Altera, fueron probados funcionalmente mediante simulación y programados sobre cuatro diferentes familias de FPGAs. La verificación mediante una cama de pruebas diseñada para este fin, la cual permitió comprobar que el diseño satisface los requerimientos planteados.